(3) Проблемы интеграции 2D материалов в перспективные узлы
Значительный скачок производительности, который мы ожидаем получить от применения 2D-канальных материалов для новых узлов, вызвал интерес у крупных производителей микросхем и в научных организациях. Можно отметить значительные инвестиции в исследования и разработки в этой теме, чтобы преодолеть препятствия на пути внедрения 2D-материалов. Такая интеграция действительно представила целый набор проблем, что увеличивает затраты и усилия, которые необходимы для движения к узлу A2.
Осаждение 2D-материалов
Прежде всего, стоит помнить о сложностях формирования слоев 2D-материалов методом осаждения. Для применения в высокопроизводительных устройствах обычно используют 2 пути:
🔸 Прямое выращивание 2D-слоя на целевой подложке;
🔸 Выращивание 2D-слоя на "подложке роста" с последующим отслаиванием и переносом слоя на целевую подложку
Прямое выращивание 2D-слоя обычно требует определенных подложек и высоких температур (порядка 1000 °C). Если требуется применять процессы и материалы, характерные для современного производства (а не лабораторные методы), то оказывается, что подложка скорее всего будет не идеальной для того, чтобы достичь высокой степени кристаллизации, а это негативно скажется на характеристиках сформированной пленки. И все же, этот пут может обеспечить необходимую конформность, покрытие на уровне пластины и совместимость с промышленными процессами.
При втором подходе вырастить 2D-слои можно на "идеальной" подложке (в этом качестве нередко используют сапфир), что облегчит получение высококачественных пленок и их последующий перенос на целевую пластину. Для переноса достаточно гораздо более скромных температур (около 300 °C). Но, очевидно, что этот метод состоит из большего количества этапов, что может негативно влиять, как на стоимость, так и на показатель выхода годных процесса изготовления чипа, что опять-таки окажет негативное влияние на стоимость.
Интеграция стека затворов
Вторая проблема связана с интеграцией стека затворов и осаждением диэлектрика. По иронии судьбы, именно та причина, которая позволяет делать столь тонкими 2D-материалы, усложняет осаждение диэлектрика. Слои 2D-материала вертикально связаны друг с другом очень слабыми силами Ван-дер-Ваальса (vdW), оставляя поверхность материала в основном пассивированной, без оборванных связей. Это создает проблему использования "классических" методов осаждения, которые так хорошо себя зарекомендовали в традиционных кремниевых процессах, включая метод осаждения атомных слоев (ALD), поскольку они основываются на взаимодействии с оборванными связями на поверхности слоя.
В последние годы imec и ведущие производители микросхем добились значительного прогресса. Были показаны нанолистовые 2D-каналы n-типа с интегрированными стеками затворов. Хотя и, в основном, в лабораторных устройствах [1-6].
Контакты исток / сток с низким сопротивлением
Третья важная пробема связана с формированием контактов исток / сток с низким сопротивлением. В случае кремния, контакты формируются за счет того, что металл приводят в соприкосновение с областями истока / стока, что создает барьер Шоттки на границе раздела. Затем носители зарядов могут быть инжектированы в источник посредством туннелирования. Для обеспечения низкоомности применяют 2 ключевых метода: (1) - сильное легирование областей истока/стока; (2) - образование силицидов. Проблема в том, что эти методы очень трудно реализовать на тонких слоях 2D-материалов, что побуждает исследователей искать альтернативные решения [7-9]. (..)
На картинке - слои 2D-материала (WS2), связанные по вертикали слабыми силами Ван-дер-Ваальса.
